Khi giới hạn không nằm ở một con chip
Trong nhiều thập niên, đóng gói chủ yếu có nhiệm vụ bảo vệ linh kiện và nối chúng với bo mạch. Với phần cứng AI, khái niệm đó đã thay đổi. Các khối tính toán và bộ nhớ băng thông cao cần trao đổi lượng dữ liệu khổng lồ. Nếu kết nối không đủ nhanh, lợi ích của những transistor tiên tiến cũng không thể phát huy đầy đủ. Công nghệ đóng gói trở thành một phần của thiết kế hiệu năng, chứ không còn là công đoạn sau cùng.
CoWoS của TSMC đặt nhiều chip trên một nền chung, giúp rút ngắn đường truyền giữa bộ xử lý và bộ nhớ. Nvidia, AMD, Broadcom và các hãng điện toán đám mây đều sử dụng những phương án đóng gói tiên tiến để tạo ra sản phẩm lớn và phức tạp hơn. Pat Gelsinger, cựu lãnh đạo Intel, nhận định giá trị của khâu đóng gói về lâu dài có thể chiếm tỷ trọng rất lớn trong giá trị một sản phẩm chip; đây là nhận định triển vọng, không phải tỷ lệ áp dụng cho mọi sản phẩm hiện tại.
TSMC dẫn đầu nhưng khách hàng muốn thêm lựa chọn
Reuters dẫn một lãnh đạo trong ngành cho biết Nvidia đang hỗ trợ tài chính quy mô hàng tỷ USD để mở rộng năng lực CoWoS tại Siliconware Precision Industries (SPIL), đơn vị thuộc ASE Technology. Thông tin này chưa được Nvidia xác nhận công khai; ASE từ chối bình luận về tin đồn liên quan khách hàng.
Dù vậy, nhu cầu giảm phụ thuộc vào một nguồn cung là câu chuyện quen thuộc trong ngành có chu kỳ đầu tư dài và những hợp đồng giao hàng phức tạp.
TSMC không đứng yên. Tại buổi công bố kết quả kinh doanh tháng 4/2026, lãnh đạo hãng xác nhận đã xây dựng dây chuyền thử nghiệm cho công nghệ chip-on-panel-on-substrate (CoPoS), trong khi CoWoS kích thước lớn vẫn là phương án cung ứng chính. Việc có dây chuyền thử nghiệm không có nghĩa công nghệ mới đã sẵn sàng sản xuất hàng loạt: tỷ lệ sản phẩm đạt chuẩn, chi phí và độ bền đều phải được kiểm chứng.
Tấm nền chữ nhật mở đường cho đối thủ
Powertech Technology (PTI) của Đài Loan theo đuổi đóng gói trên tấm nền chữ nhật, thay vì wafer silicon tròn. Lợi ích kỳ vọng là bố trí được nhiều linh kiện hơn trong mỗi lần xử lý và giảm phần diện tích vật liệu bị bỏ phí khi các gói chip AI ngày càng lớn. Tuy nhiên, việc kiểm soát cong vênh, nhiệt, chính xác căn chỉnh và năng suất khi chuyển sang kích thước mới đều có thể tạo ra những nút thắt khác.
PTI đang hợp tác với AMD và Broadcom, đồng thời dự kiến đầu tư 400 triệu USD vào liên doanh đóng gói tại Singapore cùng Broadcom, với khả năng bắt đầu sản xuất năm 2028. AMD cũng công bố kế hoạch đầu tư hơn 10 tỷ USD trong hệ sinh thái bán dẫn Đài Loan, bao gồm hợp tác với những nhà cung ứng đóng gói. Những khoản vốn này là cam kết và kế hoạch được công bố, không đồng nghĩa toàn bộ nhà máy hay công suất đã đi vào hoạt động.
Cơ hội lớn nhưng không có đường tắt
Cơn sốt đang kéo các hãng thiết bị như Tokyo Electron và Applied Materials vào lĩnh vực từng nằm sau dây chuyền chế tạo wafer. Những máy móc phục vụ liên kết chip, kiểm tra và xử lý tấm nền có thể thành mắt xích quyết định thời gian giao hàng. Theo Reuters, Yole Group dự báo doanh thu đóng gói tiên tiến lần đầu vượt đóng gói truyền thống trong năm nay; dự báo này vẫn tùy thuộc nhịp chi tiêu thực tế của khách hàng.
Ở phía mua hàng, các doanh nghiệp muốn hai điều đôi khi mâu thuẫn: công suất mới thật nhanh và quy trình đáng tin cậy. Một gói chip hỏng có thể làm mất giá trị của nhiều linh kiện đắt tiền đã lắp cùng nhau. Vì vậy, người thắng cuộc không chỉ là hãng xây thêm nhà xưởng, mà còn là đơn vị chứng minh được chất lượng đồng đều và khả năng tích hợp với hệ sinh thái sản xuất hiện hữu. Thị trường đang chuyển từ cuộc đua thu nhỏ transistor sang cuộc đua nối chúng thành một hệ thống hiệu quả.
